Realizacija kriptoloških algoritama u sistemima velikih protoka podataka - Jaćimović, Nikola M.; Planić, Bratislav Ž. (Vojnotehnički glasnik / Military Technical Courier, 2015)
U radu je analizirana implementacija kriptoloških algoritama tako da se dobiju što je moguće bolje performanse sa aspekta brzine. Na taj način pruža se podrška zaštićene komunikacije između dva učesnika sa što je moguće manjim uticajem na performanse date mrežne infrastrukture. U radu je objašnjena razlika između hardverske i softverske realizacije algoritama za šifrovanje. Prikazane su osnovne karakteristike FPGA čipova i napredne mogućnosti VHDL jezika za dizajniranje koji su korišćeni za implementaciju šifarskog algoritma. Za implementaciju je odabran AES-256 algoritam šifrovanja koji ne samo da predstavlja jedan od najpoznatijih javnih algoritama danas, već se jednako dobro pokazao kako u hardverskoj tako i u softverskoj varijanti. Razvojno okruženje koje je korišćeno je Xilinx ISE Design Suite, a razvojne ploče Xilinx Spartan SP-605 i Xilinx Kintex KC-705. Svi dobijeni rezultati odgovaraju uređajima koji u sebi imaju Spartan®-6, odnosno Kintex®-7 čip.